冯诺依曼体系结构：存储程序思想的硬件后果——CPU无法分辨指令与数据、PC决定控制流、这一前提如何成为shellcode注入和ROP攻击的物理基础、冯诺依曼瓶颈的量化与Cache/流水线/多核的缓解机制。

计算机性能指标：CPU性能的三个因子(指令数/CPI/频率)——CPU时间 = 指令数 × CPI × 时钟周期。MIPS的含义为每秒百万条指令——不同指令集架构之间的MIPS不可比。Amdahl定律公式(加速比 = 1/((1-f)+f/s))。将系统性能优化的焦点放在最耗时的部分。

计算机硬件组成：CPU/内存/主板/总线/硬盘/显卡/电源各硬件的功能和相互关系、从按下电源键到操作系统加载过程中硬件的逐个启动顺序、各硬件之间通过总线交换数据的具体路径。

计算机系统概论：计算机发展的四个时代——从电子管到超大规模集成电路、软件系统的演进过程、冯诺依曼结构与哈佛结构的对比和各自的适用场景、计算机系统的层次结构(硬件层/OS层/汇编层/高级语言层/应用层)。

总线仲裁：共享总线同一时刻只能有一个主设备发送——仲裁决定谁先使用。集中式仲裁(链式查询/计数器查询/独立请求)与分布式仲裁——各自的响应时间和优先级保证。PCI总线的总线仲裁信号REQ#和GNT#的实际机制。

总线特性与性能指标：总线的宽度、频率、带宽之间的计算关系——带宽=(数据线宽度/8)×频率×传输次数/周期。同步与异步总线的时序对比、总线标准化的意义(PCIe在同一版本下不同厂商产品互相兼容)。

总线的基本概念与分类：总线作为多个部件之间的共享传输通路——一次只能有一个设备发送、但多个设备可以同时接收。数据总线/地址总线/控制总线的功能分工、系统总线/局部总线/通信总线的层次分离。

Cache的基本原理：Cache位于CPU与主存之间——用于弥补CPU和主存之间越来越大的速度差距——利用程序访问的局部性原理。Cache的工作原理——CPU访问内存时——先判断该地址的数据是否在Cache中(命中)——直接使用极快的Cache数据；若不命中——从主存读取数据并更新Cache。命中率是Cache性能的关键指标。

Cache映射方式与替换策略：三种映射方式(直接映射/全相联/组相联)的地址结构、标记位/Tag、命中/失效的判定逻辑。Cache替换策略——随机替换、LRU(近似)、伪LRU——在不同相联度下的实现成本和命中率。写策略——写直达(WT)写回(WB)的选择对性能的影响。

主存与DRAM：DRAM芯片的二维矩阵结构(行选通RAS+列选通CAS)、电容漏电与周期性刷新(刷新周期约64ms)、字节编址与CPU内存访问对齐要求、DDR内存的预取缓冲区(Pre-fetch Buffer)和bank垂直分组提升带宽的拓扑方案。